|
1.1 Entstehung
Der PowerPC ist das Ergebnis einer Zusammenarbeit von IBM, Motorola und Apple. Es handelt sich um einen reinen RISC-Mikroprozessor, der aus dem - von IBM entwickelten - POWER-Konzept weiterentwickelt wurde. Als solcher enthält er die typischen RISC-Merkmale, wie feste Befehlslänge, reduzierte Befehlsanzahl und Superskalar-Pipelines.
Der PPC601 beinhaltet im Wesentlichen 3 parallele Befehlseinheiten - Fixed Point Unit, Floating-Point Unit und Branch Unit. Beim PPC603 kommt noch eine Load/Store Unit hinzu und beim PPC604 werden 2 weitere Integer Units verwendet, was eine zusätzliche Performance Steigerung bewirkt. Der anfängliche Befehls- und Datencache wurde später, wieder aus Geschwindigkeitsgründen getrennt in einen eigenen Daten-Cache und einen eigenen Befehls-Cache.
1.2 Idee
Die Grundidee des PowerPC ist der Versuch die Vorteile der verschiedenen PC und Mac-Welten nutzen zu können. Dies soll erreicht werden durch die Möglichkeit der Ausführung verschiedener Betriebssysteme, wie MacOS, AIX (Unix), OS/2 und WindowsNT auf einem einzigen PowerPC. Damit wäre es möglich die Hard- und Software beider Welten zu nutzen. Ein Schritt in diese Richtung stellt das Konzept der PowerPC Plattform dar, die im Wesentlichen aus einem Mikroprozessor der PowerPC-Familie und mehreren Control-Chips besteht. Diese Control-Chips bilden die Schnittstelle zu den verschiedenen Systemen.
Performance ist nicht das einige Kriterium, das man in Betracht zieht, wenn man ein Computersystem kauft. Man kauft Systeme um die Produktivität der Mitarbeiter zu steigern und die Kosten zu senken. Eine Möglichkeit dies zu erreichen hängt von der Anzahl der verschiedenen Tasks ab, die ein System gleichzeitig bearbeiten kann. Man bevorzugt daher Systeme, für die ein weites Spektrum an Applikationen vorhanden ist.
1990 konkurrierten 5 Architekturen am Markt. Es war unübersehbar, dass alle 5 am Markt erfolgreich sein würden. Der Anwendungsmarkt würde weniger attraktiv sein, wenn die Anwendungsentwickler in 5 Architekturen zerteilt sein würden, weil jede Version eines Anwendungsprogrammes weniger Kunden angesprochen hätte.
Zusätzlich haben Kunden gemerkt, dass Multiprozessorsysteme besser wären, weil sie ein besseres Preis-Leistungsverhältnis und eine höhere Performance wie Einzelprozessorsysteme bieten. Deswegen bildeten Apple, Motorola und IBM eine Gemeinschaft, welche die POWER-Architektur entwickelten.
1.3 Technologie
1.3.1 RISC Technologie
RISC bedeutet wörtlich übersetzt: Reduced Instruction Set Computer. Im Vergleich zur bisher verwendetem CISC (Complex Instruction Set Computer) bedeutet dies, dass der Befehlssatz massiv gekürzt wurde. Dies heißt wiederum, dass dadurch die Geschwindigkeit gesteigert wird, ähnlich eines Coprozessors. Da die PowerPC Prozessoren durch den RISC-Befehlssatz nicht kompatibel zu den CISC Prozessoren sind heißt das aber, dass die Software angepaßt werden muss.
Der PowerPC ist ein 32 Bit RISC Prozessor. Er ist superskalar und kann gleichzeitig die Abarbeitung von bis zu 4 Instruktionen starten und bis zu 6 Instruktionen beenden. Er besteht aus 3 Integer (2 SingleCycle, 1 MultiCycle), BranchProcessingUnit (BPU), LoadStoreUnit (LSU), FloatingPointUnit (FPU).
Befehle werden wie folgt abgearbeitet:
. InstructionFetch. Laden aus Cache in DecodeQueue, bestimmen welcher Befehl anschließend ausgeführt wird (BranchPrediction)
. InstructionDecode. Zeitkritische Dekodierarbeit
. InstructionDispatch. Nicht zeitkritisches Dekodieren, Ausfindigmachen der richtigen ExecutionUnit, Bereitstellen von RenameBuffer und ReorderBuffers
. Execute. Sechs Execute Einheiten (s. Abb.). Schreibt Ergebnis in RenameBuffer und benachrichtigt Completition
. Completation. Entfernen der Instruktion vom ReorderBuffer, melden von Exceptions, zurückschreiben der RenameBuffer, Abbrechen von falsch ausgeführten Sprungvorhersagen.
1.3.2 Die POWER-Architektur
1991 entwickelten Prozessorarchitekten, Compilerexperten, Betriebssystemhersteller, Prozessordesigner, Systemarchitekten und Systemdesigner der drei Unternehmen eine Architektur, die den Wünschen der Unternehmen entsprachen. Weil es in der nötigen Zeit unmöglich gewesen wäre eine komplett neue Architektur zu entwickeln die den Wünschen der Kunden entsprach, verwendeten die Entwickler die POWER Architektur als Grundlage. Sie machten dann Änderungen um bestimmte Ziele zu erreichen.
. Eine weite Spanne von low-cost bis zu high-performance Prozessoren
. Genügend einfach um Prozessoren zu erzeugen, die eine kurze Umlaufzeit haben
. Multiprozessorfeatures
. Definieren einer 64-Bit-Architektur, die auf der 32-Bit-Architektur aufbaut, um Kompatibilität zur 32-Bit-Architektur zu gewährleisten.
Bei der Analyse der Applikationsprogramme und Betriebssysteme fand die Architektengruppe einen Konsens bei der Definition der PowerPC Architektur. Diese Architektur erreicht die vorhin genannten Ziele und erreichten, dass die POWER Kunden ihre existierenden Applikationen auf den neuen Systemen und die neuen Anwendungen auf ihren alten Systemen anwenden konnten.
Die PowerPC Architektur beinhaltet die meisten POWER Instruktionen. Fast alle herausgenommenen POWER Instruktionen können in der PowerPC Architektur durch andere Befehle ersetzt werden.
Der erste PowerPC Prozessor, der 601, implementiert alle bis auf zwei der POWER Instruktionen. Ein Ziel dieses Prozessors war es, den Applikationsverkäufern mehr Zeit zu geben um ihre Programme für die PowerPC Systeme neu zu kompilieren. Die meisten POWER Applikationen liefen gut auf den 601 basierenden Systemen.
Die PowerPC Architektur ist eine 64-Bit-Architektur. Diese Architektur verwendet 64-Bit-Adressierung und 64-Bit-Fixpunktberechnungen und unterstützt das dynamische Umschalten vom 64 Bit Modus in den 32 Bit Modus. Im 32 Bit Modus führt ein 64 Bit PowerPC Applikationen, die für die 32-Bit-Architektur kompiliert wurden aus.
1.3.3 Speicherhirarchie
Der Prozessor arbeitet intern mit 52 Bit virtuellen Adressen. Diese werden durch eine MMU (Memory Management Unit) in 32 Bit physikalische Adressen umgesetzt. Dahinter gibt es einen 2x16kB großen First Level Cache.
. MMU: Die Pagegröße beträgt 4kB. Die im Prozessor liegenden TLBs (einer für Daten, einer für Instruktionen) sind 128 Einträge groß und 2 Wege assoziativ. Auf beide kann parallel zugegriffen werden.
. First Level Cache: Es gibt getrennte Daten und Instruktionscaches. Beide sind 16kB groß und sind als 4-Wege 8-Wort Assoziativcaches mit LRU Algorithmus aufgebaut.
Über die BusInterfaceUnit wird auf den Speicher zugegriffen, dabei werden in den Cache jeweils 32 Byte gelesen.
1.3.4 Sprungvorhersage
Die Sprungvorhersage erfolgt spekulativ anhand eines 64 Einträge umfassenden vollassoziativen BranchTargetBuffer und einer 512 Einträge umfassenden BranchHistoryTable, die 2 Bit für in 4 Ebenen gewichtete Annahmen bezüglich der Sprungwahrscheinlichkeit beinhaltet:
. StronglyTaken (wird sehr wahrscheinlich angesprungen)
. Taken (wird wahrscheinlich angesprungen)
. NotTaken (wird wahrscheinlich nicht genommen)
. StronglyNotTaken (wird sehr wahrscheinlich nicht genommen)
1.3.5 Interner Aufbau
Der PowerPC unterscheidet 3 verschiedene Ebenen im Befehlssatz:
. UserInstructionSetArchitecture (UISA), die den Standardbenutzerumfang des Befehlssatzes und der Register bereitstellt
. VirtualEnvironmentArchitecture (VEA), die zusätzliche, weniger gebräuchliche Teile des Befehlssatzes, wie z.B. Multiprocessing, zur Verfügung stellt
. OperationgEnvironmentArchitecture (OEA), die den Supervisorbefehlssatz und -register beinhaltet
Als Register stehen im PowerPC zur Verfügung:
. 32 GeneralPurposeRegisters (GPRs), 32 Bit, dazugehörig 12 RenameBuffers
. 32 FloatingPointRegisters (FPRs). 64 Bit, dazugehörig 8 RenameBuffers
. ConditionRegister (CR), 32 Bit, acht 4-Bit-Felder für Resultate verschiedener Operationen
. Floating-Point Status and Control Register (FPSCR), für ExceptionBits, etc. Der FP-Operationen
. MachineStateRegister, Supervisorlevel, definiert den Prozessorstatus, gesichert vor ExceptionHandling, nach Abschluß desselben wieder hergestellt
Fließkommazahlen werden intern gemäß des IEEE 754-1985 Standards dargestellt, wobei aus Geschwindigkeitsgründen auch auf diverse Standards verzichtet werden kann.
1.3.6 Die Vorteile der PowerPC Technologie
Die Prozessoren zeichnen sich vorallem durch ihre extrem kleine Stromaufnahme aus, die dadurch eine sehr kleine Wärmeentwicklung vorweisen. Auch sind sie untereinander auch Software kompatibel, was die Software wie auch die Hardwareentwicklung vereinfacht. Ein weiteres Highlight ist das Superscalar. Damit wird erreicht, dass der Prozessor mehrere Befehle gleichzeitig verarbeiten kann.
|
